Il 24/03/2 0 25, PCIE ha subito molteplici iterazioni e aggiornamenti sin dal suo inizio, e ora è diventato un ponte interconnessione indispensabile tra dispositivi di elaborazione come CPUS, GPUS, FPGAS, SSDS, ecc. Il PCIE 7. 0} Versione rilasciata PCI-SIG {{1 0}}. 9 della specifica PCI Express 7. 0. Come previsto, la versione ufficiale della specifica Spec verrà rilasciata anche entro 2 {{2 0}} 25, molto prima dell'anno precedentemente previsto del 2027. PCIE 7.0 aumenterà la velocità di trasferimento dei dati di ciascun pin a 128 GT/s, migliorando significativamente 64 GT/s e PCIE 5.0 GT/s. Ciò significa che prima di considerare la codifica superiore, una connessione a 16 canali (x16) può supportare una larghezza di banda bidirezionale di 512 GB/s. Al fine di migliorare la velocità di trasmissione dei dati e la larghezza di banda, l'interfaccia PCIE GEN7 utilizzerà la segnalazione di modulazione dell'ampiezza dell'impulso a quattro livelli (PAM4), codifica della modalità FLIT 1B/1B e correzione degli errori in avanti (FEC), tutte funzioni ereditate da PCIe Gen6 in questo standard. Sebbene la versione finale delle specifiche PCIE 7.0 dovrebbe essere rilasciata entro il 2025, a causa di vari ostacoli riscontrati nella ricerca e nello sviluppo, i test e i processi di produzione, i prodotti reali possono richiedere più tempo per essere ampiamente popolari.
Indicatori caratteristici chiave per pcie7. 0
1. Raddoppio della larghezza di banda:
PCIe 7. 0 mira a raddoppiare la velocità di trasmissione di PCIe 6. 0 (64 GT/s) a una velocità di bit grezzi di 128 GT/s e fornire fino a 512 GB/S Velocità di trasmissione bidirezionale attraverso la configurazione X16. Ciò rappresenta un salto significativo nel throughput dei dati, che è cruciale per le applicazioni che richiedono l'elaborazione di grandi quantità di dati.
2. Adozione della tecnologia del segnale PAM4:
Continua a utilizzare e ottimizzare la modulazione dell'ampiezza dell'impulso con 4 livelli (PAM4) tecnologia di segnale introdotta da PCIe 6. 0, che consente di codificare due bit di dati per ciclo di clock, migliorando efficacemente l'efficienza della trasmissione dei dati.
3. Prestare attenzione ai parametri del canale e all'accessibilità:
Nel design, dovrebbe essere prestata attenzione alle prestazioni del canale dello strato fisico per garantire l'integrità dei segnali su distanze più lunghe, il che è particolarmente importante per l'interconnessione all'interno dei data center.
4. Fornire continuamente bassa latenza e alta affidabilità:
Garantire che la trasmissione dei dati non sia solo rapida, ma abbia anche la latenza estremamente bassa e un'elevata affidabilità è cruciale per applicazioni in tempo reale come l'intelligenza artificiale/apprendimento automatico (AI/ML) e il cloud computing.
5. Migliorare l'efficienza energetica:
Con il miglioramento delle prestazioni del dispositivo, i problemi di efficienza energetica sono diventati sempre più critici. PCIe 7. 0 si impegna a ridurre il consumo di energia, rendendo i data center e altri ambienti di elaborazione ad alte prestazioni più rispettose dell'ambiente ed economico.
6. Mantenere la compatibilità all'indietro:
Nonostante l'introduzione di molte nuove tecnologie, PCIe 7. 0 supporta ancora tutte le versioni precedenti della tecnologia PCIe, il che significa che gli investimenti hardware esistenti possono essere protetti mentre passa senza intoppi agli standard di nuova generazione.
